Implementación de un ambiente de verificación UART mediante método UVM
Gespeichert in:
| Verfasser: | |
|---|---|
| Format: | proyecto fin de carrera |
| Publikationsdatum: | 2018 |
| Beschreibung: | Proyecto de Graduación (Licenciatura en Ingeniería Electrónica) Instituto Tecnológico de Costa Rica, Escuela de Ingeniería Electrónica, 2018. |
| Land: | RepositorioTEC |
| Institution: | Instituto Tecnológico de Costa Rica |
| Repositorio: | RepositorioTEC |
| Sprache: | Español |
| OAI Identifier: | oai:repositoriotec.tec.ac.cr:2238/10412 |
| Online Zugang: | https://hdl.handle.net/2238/10412 |
| Access Level: | acceso abierto |
| Stichwort: | Circuitos Dispositivos UART (Transmisor–Receptor Asíncrono Universal) UVM (Metodología de Verificación Universal) Research Subject Categories::TECHNOLOGY::Electrical engineering, electronics and photonics::Electronics |