Creación de un ambiente de verificación usando UVM para un bus AXI4-Lite para una arquitectura RISC-V de 32 bits
সংরক্ষণ করুন:
| লেখক: | |
|---|---|
| বিন্যাস: | proyecto fin de carrera |
| প্রকাশনার তারিখ: | 2018 |
| বিবরন: | Proyecto de Graduación (Licenciatura en Ingeniería Electrónica) Instituto Tecnológico de Costa Rica, Escuela de Ingeniería electrónica, 2018. |
| দেশ: | RepositorioTEC |
| প্রতিষ্ঠান: | Instituto Tecnológico de Costa Rica |
| Repositorio: | RepositorioTEC |
| ভাষা: | Español |
| OAI Identifier: | oai:repositoriotec.tec.ac.cr:2238/10397 |
| অনলাইন ব্যবহার করুন: | https://hdl.handle.net/2238/10397 |
| মুখ্য শব্দ: | AXI4-Lite Metodología Verificación RISC-V Systemverilog Research Subject Categories::TECHNOLOGY::Electrical engineering, electronics and photonics::Electronics |