Creación de un ambiente de verificación usando UVM para un bus AXI4-Lite para una arquitectura RISC-V de 32 bits

 

में बचाया:
ग्रंथसूची विवरण
लेखक: Rivera-Arrieta, Irene Beatriz
स्वरूप: proyecto fin de carrera
प्रकाशन तिथि:2018
विवरण:Proyecto de Graduación (Licenciatura en Ingeniería Electrónica) Instituto Tecnológico de Costa Rica, Escuela de Ingeniería electrónica, 2018.
देश:RepositorioTEC
संस्थान:Instituto Tecnológico de Costa Rica
Repositorio:RepositorioTEC
भाषा:Español
OAI Identifier:oai:repositoriotec.tec.ac.cr:2238/10397
ऑनलाइन पहुंच:https://hdl.handle.net/2238/10397
संकेत शब्द:AXI4-Lite
Metodología
Verificación
RISC-V
Systemverilog
Research Subject Categories::TECHNOLOGY::Electrical engineering, electronics and photonics::Electronics