Creación de un ambiente de verificación usando UVM para un bus AXI4-Lite para una arquitectura RISC-V de 32 bits
Spremljeno u:
| Autor: | |
|---|---|
| Format: | proyecto fin de carrera |
| Datum izdanja: | 2018 |
| Opis: | Proyecto de Graduación (Licenciatura en Ingeniería Electrónica) Instituto Tecnológico de Costa Rica, Escuela de Ingeniería electrónica, 2018. |
| Zemlja: | RepositorioTEC |
| Institucija: | Instituto Tecnológico de Costa Rica |
| Repositorio: | RepositorioTEC |
| Jezik: | Español |
| OAI Identifier: | oai:repositoriotec.tec.ac.cr:2238/10397 |
| Online pristup: | https://hdl.handle.net/2238/10397 |
| Ključna riječ: | AXI4-Lite Metodología Verificación RISC-V Systemverilog Research Subject Categories::TECHNOLOGY::Electrical engineering, electronics and photonics::Electronics |