Creación de un ambiente de verificación usando UVM para un bus AXI4-Lite para una arquitectura RISC-V de 32 bits
Salvato in:
| Autore: | |
|---|---|
| Natura: | proyecto fin de carrera |
| Data di pubblicazione: | 2018 |
| Descrizione: | Proyecto de Graduación (Licenciatura en Ingeniería Electrónica) Instituto Tecnológico de Costa Rica, Escuela de Ingeniería electrónica, 2018. |
| Stato: | RepositorioTEC |
| Istituzione: | Instituto Tecnológico de Costa Rica |
| Repositorio: | RepositorioTEC |
| Lingua: | Español |
| OAI Identifier: | oai:repositoriotec.tec.ac.cr:2238/10397 |
| Accesso online: | https://hdl.handle.net/2238/10397 |
| Keyword: | AXI4-Lite Metodología Verificación RISC-V Systemverilog Research Subject Categories::TECHNOLOGY::Electrical engineering, electronics and photonics::Electronics |