APA Zitierstil

Ortega-Valverde, C. A. (2018). Diseño de un entorno mínimo de pruebas de validación de circuitos integrados en NI TestStand.

Chicago Zitierstil

Ortega-Valverde, César Andrés. Diseño De Un Entorno Mínimo De Pruebas De Validación De Circuitos Integrados En NI TestStand. 2018.

MLA Zitierstil

Ortega-Valverde, César Andrés. Diseño De Un Entorno Mínimo De Pruebas De Validación De Circuitos Integrados En NI TestStand. 2018.

Achtung: Diese Zitate sind unter Umständen nicht zu 100% korrekt.