Diseño e implementación de un ambiente de verificación funcional con estándar UVM para segunda versión de microcontrolador Siwa
Shranjeno v:
| Avtor: | |
|---|---|
| Format: | proyecto fin de carrera |
| Fecha de Publicación: | 2022 |
| Opis: | Proyecto de Graduación (Licenciatura en Ingeniería Electrónica) Instituto Tecnológico de Costa Rica, Escuela de Ingeniería Electrónica, 2022 |
| País: | RepositorioTEC |
| Institucija: | Instituto Tecnológico de Costa Rica |
| Repositorio: | RepositorioTEC |
| Jezik: | Español |
| OAI Identifier: | oai:repositoriotec.tec.ac.cr:2238/15259 |
| Online dostop: | https://hdl.handle.net/2238/15259 |
| Ključna beseda: | Diseño -- Ambiente de verificación funcional Metodología de Verificación Universal (UVM) Microcontroladores Siwa Circuitos integrados digitales Usos -- Interfaces Dispositivos periféricos Plataforma -- Pruebas Device Under Test (DUT) Design -- Functional verification environment Universal Verification Methodology (UVM) Siwa microcontrollers Digital integrated circuits Uses – Interfaces Peripheral devices Platform -- Testing Research Subject Categories::TECHNOLOGY::Electrical engineering, electronics and photonics |