Verificación lógica de los modelos sintetizados para circuitos integrados
Saved in:
| Author: | |
|---|---|
| Format: | proyecto fin de carrera |
| Publication Date: | 2010 |
| Description: | Proyecto de Graduación (Licenciatura en Ingeniería Electrónica). Instituto Tecnológico de Costa Rica. Escuela de Ingeniería Electrónica, 2010. |
| Country: | RepositorioTEC |
| Institution: | Instituto Tecnológico de Costa Rica |
| Repositorio: | RepositorioTEC |
| OAI Identifier: | oai:repositoriotec.tec.ac.cr:2238/2979 |
| Online Access: | https://hdl.handle.net/2238/2979 |
| Keyword: | Faults models Fault Gradinglogic verification Mismatch Modular search Traceback Modelos de fallas Clasificación de fallas Verificación lógica Divergencia Búsqueda modular Rastreo |