Verificación lógica de los modelos sintetizados para circuitos integrados
Na minha lista:
| Autor: | |
|---|---|
| Formato: | proyecto fin de carrera |
| Data de Publicação: | 2010 |
| Descrição: | Proyecto de Graduación (Licenciatura en Ingeniería Electrónica). Instituto Tecnológico de Costa Rica. Escuela de Ingeniería Electrónica, 2010. |
| País: | RepositorioTEC |
| Recursos: | Instituto Tecnológico de Costa Rica |
| Repositorio: | RepositorioTEC |
| OAI Identifier: | oai:repositoriotec.tec.ac.cr:2238/2979 |
| Acesso em linha: | https://hdl.handle.net/2238/2979 |
| Palavra-chave: | Faults models Fault Gradinglogic verification Mismatch Modular search Traceback Modelos de fallas Clasificación de fallas Verificación lógica Divergencia Búsqueda modular Rastreo |