Rojas-Chacón, D. (2018). Diseño de un ambiente de verificación basado en la metodología UVM para un microprocesador RISC-V 32I.
Παραπομπή Chicago StyleRojas-Chacón, Daniel. Diseño De Un Ambiente De Verificación Basado En La Metodología UVM Para Un Microprocesador RISC-V 32I. 2018.
Παραπομπή MLARojas-Chacón, Daniel. Diseño De Un Ambiente De Verificación Basado En La Metodología UVM Para Un Microprocesador RISC-V 32I. 2018.
Πρόσοχή: Οι παραπομπές μπορεί να μην είναι 100% ακριβείς.