Rojas-Chacón, D. (2018). Diseño de un ambiente de verificación basado en la metodología UVM para un microprocesador RISC-V 32I.
Styl cytowania ChicagoRojas-Chacón, Daniel. Diseño De Un Ambiente De Verificación Basado En La Metodología UVM Para Un Microprocesador RISC-V 32I. 2018.
Styl cytowania MLARojas-Chacón, Daniel. Diseño De Un Ambiente De Verificación Basado En La Metodología UVM Para Un Microprocesador RISC-V 32I. 2018.
Uwaga: Te cytaty mogą odróżniać się od wytycznej twojego fakultetu..