APA aipamena

Quirós-Barrantes, J. (2025). Diseño de un ambiente de verificación formal basado en SystemVerilog Assertions para una unidad aritmética lógica de punto flotante.

Chicago Style aipamena

Quirós-Barrantes, Josué. Diseño De Un Ambiente De Verificación Formal Basado En SystemVerilog Assertions Para Una Unidad Aritmética Lógica De Punto Flotante. 2025.

MLA aipamena

Quirós-Barrantes, Josué. Diseño De Un Ambiente De Verificación Formal Basado En SystemVerilog Assertions Para Una Unidad Aritmética Lógica De Punto Flotante. 2025.