Diseño de un ambiente de verificación formal basado en SystemVerilog Assertions para una unidad aritmética lógica de punto flotante
Shranjeno v:
| Avtor: | |
|---|---|
| Format: | proyecto fin de carrera |
| Fecha de Publicación: | 2025 |
| Opis: | Proyecto de Graduación (Licenciatura en Ingeniería Electrónica) Instituto Tecnológico de Costa Rica, Escuela de Ingeniería Electrónica, 2025. |
| País: | RepositorioTEC |
| Institucija: | Instituto Tecnológico de Costa Rica |
| Repositorio: | RepositorioTEC |
| Jezik: | Español |
| OAI Identifier: | oai:repositoriotec.tec.ac.cr:2238/18942 |
| Online dostop: | https://hdl.handle.net/2238/18942 |
| Ključna beseda: | Aritmética -- Lógica Verificación -- Hardware Microcontrolador SIWA SystemVerilog Assertions (SVA) Arquitectura RISC-V Diagrama de señales Fundamentos -- Métodos matemáticos Procesamiento de señales Arithmetic -- Logic Verification -- Hardware SIWA microcontroller RISC-V architecture Signal diagram Fundamentals -- Mathematical methods Signal processing Research Subject Categories::TECHNOLOGY::Electrical engineering, electronics and photonics Research Subject Categories::TECHNOLOGY::Information technology::Computer science |