Desarrollo de un Ambiente de Verificación para una Unidad Lógica Aritmética mediante la Metodología Universal de Verificación.
Gardado en:
| Autor: | |
|---|---|
| Formato: | proyecto fin de carrera |
| Data de Publicación: | 2018 |
| Descripción: | Proyecto de Graduación (Licenciatura en Ingeniería Electrónica) Instituto Tecnológico de Costa Rica, Escuela de Ingeniería Electrónica, 2018 |
| País: | RepositorioTEC |
| Institución: | Instituto Tecnológico de Costa Rica |
| Repositorio: | RepositorioTEC |
| Idioma: | Español |
| OAI Identifier: | oai:repositoriotec.tec.ac.cr:2238/10418 |
| Acceso en liña: | https://hdl.handle.net/2238/10418 |
| Palabra crave: | Metodología Universal de Verificación (UVM) Unidad Lógica Aritmética (ALU) System-Verilog RISC-V Research Subject Categories::TECHNOLOGY::Electrical engineering, electronics and photonics |