Desarrollo de un Ambiente de Verificación para una Unidad Lógica Aritmética mediante la Metodología Universal de Verificación.
Salvato in:
| Autore: | |
|---|---|
| Natura: | proyecto fin de carrera |
| Data di pubblicazione: | 2018 |
| Descrizione: | Proyecto de Graduación (Licenciatura en Ingeniería Electrónica) Instituto Tecnológico de Costa Rica, Escuela de Ingeniería Electrónica, 2018 |
| Stato: | RepositorioTEC |
| Istituzione: | Instituto Tecnológico de Costa Rica |
| Repositorio: | RepositorioTEC |
| Lingua: | Español |
| OAI Identifier: | oai:repositoriotec.tec.ac.cr:2238/10418 |
| Accesso online: | https://hdl.handle.net/2238/10418 |
| Keyword: | Metodología Universal de Verificación (UVM) Unidad Lógica Aritmética (ALU) System-Verilog RISC-V Research Subject Categories::TECHNOLOGY::Electrical engineering, electronics and photonics |