Diseño e implementación de un algoritmo de gestión de memoria para disminuir las Escrituras en una Memoria de Tecnología STT-RAM

 

Gespeichert in:
Bibliographische Detailangaben
Autoren: Badilla Alvarado, Rafael Esteban, Solano Abarca, Carlos Eduardo, Valverde Gardela, Heberth Gerard
Format: proyecto fin de carrera
Publikationsdatum:2020
Beschreibung:UCR::Docencia::Ingeniería::Facultad de Ingeniería::Escuela de Ingeniería Eléctrica
Land:Kérwá
Institution:Universidad de Costa Rica
Repositorio:Kérwá
OAI Identifier:oai:kerwa.ucr.ac.cr:10669/97328
Online Zugang:https://repositorio.sibdi.ucr.ac.cr/handle/123456789/20698
https://hdl.handle.net/10669/97328
Stichwort:ALGORITMOS - DISEÑO
ARQUITECTURA DE COMPUTADORA
CONSUMO DE ENERGIA ELECTRICA
ELECTRONICA DIGITAL
MAGNETISMO
MEMORIA CACHE
TRANSMISION DE POTENCIA

Ähnliche Einträge