Diseño e implementación de un algoritmo de gestión de memoria para disminuir las Escrituras en una Memoria de Tecnología STT-RAM

Gorde:

Xehetasun bibliografikoak
Egileak:	Badilla Alvarado, Rafael Esteban, Solano Abarca, Carlos Eduardo, Valverde Gardela, Heberth Gerard
Formatua:	proyecto fin de carrera
Argitaratze data:	2020
Deskribapena:	UCR::Docencia::Ingeniería::Facultad de Ingeniería::Escuela de Ingeniería Eléctrica
Herria:	Kérwá
Erakundea:	Universidad de Costa Rica
Repositorio:	Kérwá
OAI Identifier:	oai:kerwa.ucr.ac.cr:10669/97328
Sarrera elektronikoa:	https://repositorio.sibdi.ucr.ac.cr/handle/123456789/20698 https://hdl.handle.net/10669/97328
Gako-hitza:	ALGORITMOS - DISEÑO ARQUITECTURA DE COMPUTADORA CONSUMO DE ENERGIA ELECTRICA ELECTRONICA DIGITAL MAGNETISMO MEMORIA CACHE TRANSMISION DE POTENCIA