Diseño e implementación de un algoritmo de gestión de memoria para disminuir las Escrituras en una Memoria de Tecnología STT-RAM

保存先:

書誌詳細
著者:	Badilla Alvarado, Rafael Esteban, Solano Abarca, Carlos Eduardo, Valverde Gardela, Heberth Gerard
フォーマット:	proyecto fin de carrera
出版日付:	2020
その他の書誌記述:	UCR::Docencia::Ingeniería::Facultad de Ingeniería::Escuela de Ingeniería Eléctrica
国:	Kérwá
機関:	Universidad de Costa Rica
Repositorio:	Kérwá
OAI Identifier:	oai:kerwa.ucr.ac.cr:10669/97328
オンライン･アクセス:	https://repositorio.sibdi.ucr.ac.cr/handle/123456789/20698 https://hdl.handle.net/10669/97328
キーワード:	ALGORITMOS - DISEÑO ARQUITECTURA DE COMPUTADORA CONSUMO DE ENERGIA ELECTRICA ELECTRONICA DIGITAL MAGNETISMO MEMORIA CACHE TRANSMISION DE POTENCIA