Implementación de un ambiente de verificación UART mediante método UVM
保存先:
| 著者: | |
|---|---|
| フォーマット: | proyecto fin de carrera |
| 出版日付: | 2018 |
| その他の書誌記述: | Proyecto de Graduación (Licenciatura en Ingeniería Electrónica) Instituto Tecnológico de Costa Rica, Escuela de Ingeniería Electrónica, 2018. |
| 国: | RepositorioTEC |
| 機関: | Instituto Tecnológico de Costa Rica |
| Repositorio: | RepositorioTEC |
| 言語: | Español |
| OAI Identifier: | oai:repositoriotec.tec.ac.cr:2238/10412 |
| オンライン･アクセス: | https://hdl.handle.net/2238/10412 |
| キーワード: | Circuitos Dispositivos UART (Transmisor–Receptor Asíncrono Universal) UVM (Metodología de Verificación Universal) Research Subject Categories::TECHNOLOGY::Electrical engineering, electronics and photonics::Electronics |