Implementación de un ambiente de verificación UART mediante método UVM
Сохранить в:
| Автор: | |
|---|---|
| Формат: | proyecto fin de carrera |
| Дата публикации: | 2018 |
| Описание: | Proyecto de Graduación (Licenciatura en Ingeniería Electrónica) Instituto Tecnológico de Costa Rica, Escuela de Ingeniería Electrónica, 2018. |
| Страна: | RepositorioTEC |
| Институт: | Instituto Tecnológico de Costa Rica |
| Repositorio: | RepositorioTEC |
| Язык: | Español |
| OAI Identifier: | oai:repositoriotec.tec.ac.cr:2238/10412 |
| Online-ссылка: | https://hdl.handle.net/2238/10412 |
| Ключевое слово: | Circuitos Dispositivos UART (Transmisor–Receptor Asíncrono Universal) UVM (Metodología de Verificación Universal) Research Subject Categories::TECHNOLOGY::Electrical engineering, electronics and photonics::Electronics |