Diseño de unidad de procesamiento configurable en FPGA para aceleración de convolución en aplicación de visión por computador
Guardado en:
| Údar: | |
|---|---|
| Formáid: | proyecto fin de carrera |
| Fecha de Publicación: | 2024 |
| Cur Síos: | Proyecto de Graduación (Licenciatura en Ingeniería Mecatrónica) Instituto Tecnológico de Costa Rica, Área Académica de Ingeniería Mecatrónica, 2024 |
| País: | RepositorioTEC |
| Institiúid: | Instituto Tecnológico de Costa Rica |
| Repositorio: | RepositorioTEC |
| Teanga: | Español |
| OAI Identifier: | oai:repositoriotec.tec.ac.cr:2238/15205 |
| Rochtain Ar Líne: | https://hdl.handle.net/2238/15205 |
| Palabra clave: | Procesamiento configurable Field Programable Gate Array (FPGA) Redes neuronales (Computadores) MobileNet Visión por computador Algoritmo de convolución Aprendizaje profundo (Aprendizaje automático) Lógica -- Arquitectura Configurable processing Neural networks (Computers) Computer vision Convolution algorithm Deep learning (Machine Learning) Logic -- Architecture Research Subject Categories::TECHNOLOGY |