Diseño de unidad de procesamiento configurable en FPGA para aceleración de convolución en aplicación de visión por computador
保存先:
| 著者: | |
|---|---|
| フォーマット: | proyecto fin de carrera |
| 出版日付: | 2024 |
| その他の書誌記述: | Proyecto de Graduación (Licenciatura en Ingeniería Mecatrónica) Instituto Tecnológico de Costa Rica, Área Académica de Ingeniería Mecatrónica, 2024 |
| 国: | RepositorioTEC |
| 機関: | Instituto Tecnológico de Costa Rica |
| Repositorio: | RepositorioTEC |
| 言語: | Español |
| OAI Identifier: | oai:repositoriotec.tec.ac.cr:2238/15205 |
| オンライン･アクセス: | https://hdl.handle.net/2238/15205 |
| キーワード: | Procesamiento configurable Field Programable Gate Array (FPGA) Redes neuronales (Computadores) MobileNet Visión por computador Algoritmo de convolución Aprendizaje profundo (Aprendizaje automático) Lógica -- Arquitectura Configurable processing Neural networks (Computers) Computer vision Convolution algorithm Deep learning (Machine Learning) Logic -- Architecture Research Subject Categories::TECHNOLOGY |