A methodology for the synthesis to logical netlist of an ASIC
সংরক্ষণ করুন:
| লেখক: | |
|---|---|
| বিন্যাস: | tesis de maestría |
| প্রকাশনার তারিখ: | 2017 |
| বিবরন: | Proyecto de Graduación (Maestría en Electrónica) Instituto Tecnológico de Costa Rica, Escuela de Ingeniería Electrónica, 2017. |
| দেশ: | RepositorioTEC |
| প্রতিষ্ঠান: | Instituto Tecnológico de Costa Rica |
| Repositorio: | RepositorioTEC |
| OAI Identifier: | oai:repositoriotec.tec.ac.cr:2238/7144 |
| অনলাইন ব্যবহার করুন: | https://hdl.handle.net/2238/7144 |
| মুখ্য শব্দ: | Código ASIC Simulaciones |