A methodology for the synthesis to logical netlist of an ASIC
Guardat en:
| Autor: | |
|---|---|
| Format: | tesis de maestría |
| Data de publicació: | 2017 |
| Descripció: | Proyecto de Graduación (Maestría en Electrónica) Instituto Tecnológico de Costa Rica, Escuela de Ingeniería Electrónica, 2017. |
| Pais: | RepositorioTEC |
| Institution: | Instituto Tecnológico de Costa Rica |
| Repositorio: | RepositorioTEC |
| OAI Identifier: | oai:repositoriotec.tec.ac.cr:2238/7144 |
| Accés en línia: | https://hdl.handle.net/2238/7144 |
| Paraula clau: | Código ASIC Simulaciones |