A methodology for the synthesis to logical netlist of an ASIC
Gespeichert in:
| Verfasser: | |
|---|---|
| Format: | tesis de maestría |
| Publikationsdatum: | 2017 |
| Beschreibung: | Proyecto de Graduación (Maestría en Electrónica) Instituto Tecnológico de Costa Rica, Escuela de Ingeniería Electrónica, 2017. |
| Land: | RepositorioTEC |
| Institution: | Instituto Tecnológico de Costa Rica |
| Repositorio: | RepositorioTEC |
| OAI Identifier: | oai:repositoriotec.tec.ac.cr:2238/7144 |
| Online Zugang: | https://hdl.handle.net/2238/7144 |
| Stichwort: | Código ASIC Simulaciones |