A methodology for the synthesis to logical netlist of an ASIC
Αποθηκεύτηκε σε:
| Συγγραφέας: | |
|---|---|
| Μορφή: | tesis de maestría |
| Ημερομηνία έκδοσης: | 2017 |
| Περιγραφή: | Proyecto de Graduación (Maestría en Electrónica) Instituto Tecnológico de Costa Rica, Escuela de Ingeniería Electrónica, 2017. |
| Χώρα: | RepositorioTEC |
| Ίδρυμα: | Instituto Tecnológico de Costa Rica |
| Repositorio: | RepositorioTEC |
| OAI Identifier: | oai:repositoriotec.tec.ac.cr:2238/7144 |
| Διαθέσιμο Online: | https://hdl.handle.net/2238/7144 |
| Λέξη-Κλειδί : | Código ASIC Simulaciones |