A methodology for the synthesis to logical netlist of an ASIC
Saved in:
| Author: | |
|---|---|
| Format: | tesis de maestría |
| Publication Date: | 2017 |
| Description: | Proyecto de Graduación (Maestría en Electrónica) Instituto Tecnológico de Costa Rica, Escuela de Ingeniería Electrónica, 2017. |
| Country: | RepositorioTEC |
| Institution: | Instituto Tecnológico de Costa Rica |
| Repositorio: | RepositorioTEC |
| OAI Identifier: | oai:repositoriotec.tec.ac.cr:2238/7144 |
| Online Access: | https://hdl.handle.net/2238/7144 |
| Keyword: | Código ASIC Simulaciones |