A methodology for the synthesis to logical netlist of an ASIC
में बचाया:
| लेखक: | |
|---|---|
| स्वरूप: | tesis de maestría |
| प्रकाशन तिथि: | 2017 |
| विवरण: | Proyecto de Graduación (Maestría en Electrónica) Instituto Tecnológico de Costa Rica, Escuela de Ingeniería Electrónica, 2017. |
| देश: | RepositorioTEC |
| संस्थान: | Instituto Tecnológico de Costa Rica |
| Repositorio: | RepositorioTEC |
| OAI Identifier: | oai:repositoriotec.tec.ac.cr:2238/7144 |
| ऑनलाइन पहुंच: | https://hdl.handle.net/2238/7144 |
| संकेत शब्द: | Código ASIC Simulaciones |