A methodology for the synthesis to logical netlist of an ASIC
Salvato in:
| Autore: | |
|---|---|
| Natura: | tesis de maestría |
| Data di pubblicazione: | 2017 |
| Descrizione: | Proyecto de Graduación (Maestría en Electrónica) Instituto Tecnológico de Costa Rica, Escuela de Ingeniería Electrónica, 2017. |
| Stato: | RepositorioTEC |
| Istituzione: | Instituto Tecnológico de Costa Rica |
| Repositorio: | RepositorioTEC |
| OAI Identifier: | oai:repositoriotec.tec.ac.cr:2238/7144 |
| Accesso online: | https://hdl.handle.net/2238/7144 |
| Keyword: | Código ASIC Simulaciones |