A methodology for the synthesis to logical netlist of an ASIC
Bewaard in:
| Auteur: | |
|---|---|
| Formaat: | tesis de maestría |
| Publicatiedatum: | 2017 |
| Omschrijving: | Proyecto de Graduación (Maestría en Electrónica) Instituto Tecnológico de Costa Rica, Escuela de Ingeniería Electrónica, 2017. |
| Land: | RepositorioTEC |
| Instelling: | Instituto Tecnológico de Costa Rica |
| Repositorio: | RepositorioTEC |
| OAI Identifier: | oai:repositoriotec.tec.ac.cr:2238/7144 |
| Online toegang: | https://hdl.handle.net/2238/7144 |
| Keyword: | Código ASIC Simulaciones |