A methodology for the synthesis to logical netlist of an ASIC
Zapisane w:
| Autor: | |
|---|---|
| Format: | tesis de maestría |
| Data wydania: | 2017 |
| Opis: | Proyecto de Graduación (Maestría en Electrónica) Instituto Tecnológico de Costa Rica, Escuela de Ingeniería Electrónica, 2017. |
| Kraj: | RepositorioTEC |
| Instytucja: | Instituto Tecnológico de Costa Rica |
| Repositorio: | RepositorioTEC |
| OAI Identifier: | oai:repositoriotec.tec.ac.cr:2238/7144 |
| Dostęp online: | https://hdl.handle.net/2238/7144 |
| Słowo kluczowe: | Código ASIC Simulaciones |