A methodology for the synthesis to logical netlist of an ASIC
Сохранить в:
| Автор: | |
|---|---|
| Формат: | tesis de maestría |
| Дата публикации: | 2017 |
| Описание: | Proyecto de Graduación (Maestría en Electrónica) Instituto Tecnológico de Costa Rica, Escuela de Ingeniería Electrónica, 2017. |
| Страна: | RepositorioTEC |
| Институт: | Instituto Tecnológico de Costa Rica |
| Repositorio: | RepositorioTEC |
| OAI Identifier: | oai:repositoriotec.tec.ac.cr:2238/7144 |
| Online-ссылка: | https://hdl.handle.net/2238/7144 |
| Ключевое слово: | Código ASIC Simulaciones |