A methodology for the synthesis to logical netlist of an ASIC
Kaydedildi:
| Yazar: | |
|---|---|
| Materyal Türü: | tesis de maestría |
| Yayın Tarihi: | 2017 |
| Diğer Bilgiler: | Proyecto de Graduación (Maestría en Electrónica) Instituto Tecnológico de Costa Rica, Escuela de Ingeniería Electrónica, 2017. |
| Ülke: | RepositorioTEC |
| Kurum: | Instituto Tecnológico de Costa Rica |
| Repositorio: | RepositorioTEC |
| OAI Identifier: | oai:repositoriotec.tec.ac.cr:2238/7144 |
| Online Erişim: | https://hdl.handle.net/2238/7144 |
| Anahtar Kelime: | Código ASIC Simulaciones |