A methodology for the synthesis to logical netlist of an ASIC
Đã lưu trong:
Tác giả: | |
---|---|
Định dạng: | tesis de maestría |
Ngày xuất bản: | 2017 |
Miêu tả: | Proyecto de Graduación (Maestría en Electrónica) Instituto Tecnológico de Costa Rica, Escuela de Ingeniería Electrónica, 2017. |
Quốc gia: | RepositorioTEC |
Tổ chức giáo dục: | Instituto Tecnológico de Costa Rica |
Repositorio: | RepositorioTEC |
OAI Identifier: | oai:repositoriotec.tec.ac.cr:2238/7144 |
Truy cập trực tuyến: | https://hdl.handle.net/2238/7144 |
Từ khóa: | Código ASIC Simulaciones |