Evaluación del uso de cadenas de escaneo basadas en latches pulsados y relojes autogenerados en el proceso de prueba de circuitos integrados digitales
Shranjeno v:
| Avtor: | |
|---|---|
| Format: | tesis de maestría |
| Fecha de Publicación: | 2023 |
| Opis: | Proyecto de Graduación (Maestría en Electrónica) Instituto Tecnológico de Costa Rica, Escuela de Ingeniería Electrónica, 2023. |
| País: | RepositorioTEC |
| Institucija: | Instituto Tecnológico de Costa Rica |
| Repositorio: | RepositorioTEC |
| Jezik: | Español |
| OAI Identifier: | oai:repositoriotec.tec.ac.cr:2238/14344 |
| Online dostop: | https://hdl.handle.net/2238/14344 |
| Ključna beseda: | Circuitos integrados Relojes Circuitos digitales Evaluación del uso de cadenas de escaneo Diseño de escaneo Clocked scan Integrated circuits Clocks Digital circuits Evaluation of the use of scan chains Scan design Research Subject Categories::TECHNOLOGY::Electrical engineering, electronics and photonics |