Evaluación del uso de cadenas de escaneo basadas en latches pulsados y relojes autogenerados en el proceso de prueba de circuitos integrados digitales
में बचाया:
| लेखक: | |
|---|---|
| स्वरूप: | tesis de maestría |
| प्रकाशन तिथि: | 2023 |
| विवरण: | Proyecto de Graduación (Maestría en Electrónica) Instituto Tecnológico de Costa Rica, Escuela de Ingeniería Electrónica, 2023. |
| देश: | RepositorioTEC |
| संस्थान: | Instituto Tecnológico de Costa Rica |
| Repositorio: | RepositorioTEC |
| भाषा: | Español |
| OAI Identifier: | oai:repositoriotec.tec.ac.cr:2238/14344 |
| ऑनलाइन पहुंच: | https://hdl.handle.net/2238/14344 |
| संकेत शब्द: | Circuitos integrados Relojes Circuitos digitales Evaluación del uso de cadenas de escaneo Diseño de escaneo Clocked scan Integrated circuits Clocks Digital circuits Evaluation of the use of scan chains Scan design Research Subject Categories::TECHNOLOGY::Electrical engineering, electronics and photonics |