Diseño e implementación de hardware para optimizar la Unidad Aritmética de Coma Flotante de un procesador de aplicación específíca
Guardado en:
| Autor: | |
|---|---|
| Formato: | proyecto fin de carrera |
| Fecha de Publicación: | 2016 |
| Descripción: | Proyecto de Graduación (Licenciatura en Ingeniería Electrónica) Instituto Tecnológico de Costa Rica. Escuela de Ingeniería Electrónica, 2016. |
| País: | RepositorioTEC |
| Institución: | Instituto Tecnológico de Costa Rica |
| Repositorio: | RepositorioTEC |
| Lenguaje: | Español |
| OAI Identifier: | oai:repositoriotec.tec.ac.cr:2238/7064 |
| Acceso en línea: | https://hdl.handle.net/2238/7064 |
| Palabra clave: | Sistemas lógicos Hardware Punto de equilibrio Arquitectura Aritmética Research Subject Categories::TECHNOLOGY::Electrical engineering, electronics and photonics::Electrical engineering |