Diseño e implementación de hardware para optimizar la Unidad Aritmética de Coma Flotante de un procesador de aplicación específíca
Guardat en:
| Autor: | |
|---|---|
| Format: | proyecto fin de carrera |
| Data de publicació: | 2016 |
| Descripció: | Proyecto de Graduación (Licenciatura en Ingeniería Electrónica) Instituto Tecnológico de Costa Rica. Escuela de Ingeniería Electrónica, 2016. |
| Pais: | RepositorioTEC |
| Institution: | Instituto Tecnológico de Costa Rica |
| Repositorio: | RepositorioTEC |
| Idioma: | Español |
| OAI Identifier: | oai:repositoriotec.tec.ac.cr:2238/7064 |
| Accés en línia: | https://hdl.handle.net/2238/7064 |
| Paraula clau: | Sistemas lógicos Hardware Punto de equilibrio Arquitectura Aritmética Research Subject Categories::TECHNOLOGY::Electrical engineering, electronics and photonics::Electrical engineering |