Diseño e implementación de hardware para optimizar la Unidad Aritmética de Coma Flotante de un procesador de aplicación específíca
Enregistré dans:
| Auteur: | |
|---|---|
| Format: | proyecto fin de carrera |
| Date de publication: | 2016 |
| Description: | Proyecto de Graduación (Licenciatura en Ingeniería Electrónica) Instituto Tecnológico de Costa Rica. Escuela de Ingeniería Electrónica, 2016. |
| Pays: | RepositorioTEC |
| Institution: | Instituto Tecnológico de Costa Rica |
| Repositorio: | RepositorioTEC |
| Langue: | Español |
| OAI Identifier: | oai:repositoriotec.tec.ac.cr:2238/7064 |
| Accès en ligne: | https://hdl.handle.net/2238/7064 |
| Mots-clés: | Sistemas lógicos Hardware Punto de equilibrio Arquitectura Aritmética Research Subject Categories::TECHNOLOGY::Electrical engineering, electronics and photonics::Electrical engineering |