Diseño e implementación de hardware para optimizar la Unidad Aritmética de Coma Flotante de un procesador de aplicación específíca
Salvato in:
| Autore: | |
|---|---|
| Natura: | proyecto fin de carrera |
| Data di pubblicazione: | 2016 |
| Descrizione: | Proyecto de Graduación (Licenciatura en Ingeniería Electrónica) Instituto Tecnológico de Costa Rica. Escuela de Ingeniería Electrónica, 2016. |
| Stato: | RepositorioTEC |
| Istituzione: | Instituto Tecnológico de Costa Rica |
| Repositorio: | RepositorioTEC |
| Lingua: | Español |
| OAI Identifier: | oai:repositoriotec.tec.ac.cr:2238/7064 |
| Accesso online: | https://hdl.handle.net/2238/7064 |
| Keyword: | Sistemas lógicos Hardware Punto de equilibrio Arquitectura Aritmética Research Subject Categories::TECHNOLOGY::Electrical engineering, electronics and photonics::Electrical engineering |