Diseño e implementación de hardware para optimizar la Unidad Aritmética de Coma Flotante de un procesador de aplicación específíca
Zapisane w:
| Autor: | |
|---|---|
| Format: | proyecto fin de carrera |
| Data wydania: | 2016 |
| Opis: | Proyecto de Graduación (Licenciatura en Ingeniería Electrónica) Instituto Tecnológico de Costa Rica. Escuela de Ingeniería Electrónica, 2016. |
| Kraj: | RepositorioTEC |
| Instytucja: | Instituto Tecnológico de Costa Rica |
| Repositorio: | RepositorioTEC |
| Język: | Español |
| OAI Identifier: | oai:repositoriotec.tec.ac.cr:2238/7064 |
| Dostęp online: | https://hdl.handle.net/2238/7064 |
| Słowo kluczowe: | Sistemas lógicos Hardware Punto de equilibrio Arquitectura Aritmética Research Subject Categories::TECHNOLOGY::Electrical engineering, electronics and photonics::Electrical engineering |